一、内部存储器
1、内部存储器是半导体存储器
2、分类
(1)、静态读写存储器SRAM
速度快、成本高、容量小、功耗低、一般用作Cache
(2)、动态读写存储器DRAM
容量大、成本低、速度慢、功耗高、用作主存
二、SRAM
1、存储位元
SRAM的存储位元是由两个MOS反相器交叉耦合而成的触发器，一个存储位元存储一位二进制代码
2、三组信号线
(1)、地址线：字数
(2)、数据线：字长
(3)、控制线
3、译码结构
(1)、单译码结构
1个译码器N位地址，寻址2n个存储元
(2)、双译码结构
将地址分为x、y两部分，降低译码电路的规模
4、读/写周期波形图
先给地址，再给片选和读/写信号
(1)、读
①、读出时间：YAQ
从地址有效到外部数据总线上稳定地出现所读出的数据信息所经历的时间
②、读周期时间：TRC
存储片进行两次连续读操作时必须间隔的时间，它总是大于或等于读出时间
(2)、写
①、写周期时间：TWC
一般TRC=TWC，称为存储周期
三、DRAM
1、原理
DRAM存储器的存储位元是由一个MOS晶体管和电容器组成的记忆电路
存储位元原理图：
2、逻辑结构
1M*4位的DRAM芯片
(1)、引脚
2个电源VCC、2个地线脚、1个空管脚NC、11个地址线A0-A11、4个数据线D1-D4
注：存储器需要地址20位，但物理引脚只有11位，解决方法：复用A0-A9
(2)、逻辑结构图
(3)、与SRAM芯片不同之处
①、增加了行地址锁存器和列地址锁存器
②、增加了刷新控制电路
DRAM读出后必须刷新，而未读写的存储元也要定期刷新(电容自放电)
按行刷新，刷新计算器的长度等于行地址锁存器
刷新操作与读/写操作交替进行，通过2选1开关来选择刷新行地址或正常读/写行地址
3、读/写周期
(1)、定义：从行选通信号?(RAS) 下降沿开始，到下一个?(RAS) 信号的下降沿为止的时间，也就是连续两个读周期的时间间隔
注：为了控制方便，通常读周期和写周期时间相等 
①、行地址有效
用?(RAS) 打入行地址锁存器
②、列地址有效
用?(CAS) 打入列地址锁存器
③、?(R/W)=1，数据线上输出数据
?(R/W)=0，此时数据线上必须出现待写数据
4、刷新周期
(1)、刷新
DRAM存储元基于电容器上的电荷存储信息，电荷量随着时间和温度而减少，因此必须定期的刷新，以保持原来记忆的正确信息
(2)、刷新实质
将原有信息读出，再由刷新放大器形成原信息并重新写入的过程，刷新按行进行
(3)、刷新周期
从上次对整个存储器刷新结束到下次对整个存储器全部刷新一遍为止的时间间隔称为刷新周期
(4)、刷新方式
集中刷新方式：DRAM的所有行在每一个刷新周期中都被刷新，刷新期间停止正常读写
用在实时要求不高的场合
分散刷新方式：每隔一段时间刷新一行
用在大多数计算机中
5、存储器模块条
存储器通常以插槽模块条形式供应市场，这种模块条常称为内存条，它们是在一个条状性的小印制电路板上，用一定数量的存储器芯片，组成一个存储容量固定的存储模块
6、高级的DRAM结构
(1)、FPM DRAM：快速页模式动态存储器
输入一个行地址，连续输入多个列地址，该行中的对应列的存储单元数据就连续读出
(2)、SDRAM：同步型动态存储器
SDRAM的操作要求与系统时钟相同步，在系统时钟的控制下从CPU获得地址、数据、控制信息
猝发式读取：输入一个行地址，一个列地址，后续几个列地址数据连续读出
内部结构：
(3)、DDR SDRAM
DDR在相同的工作时钟频率下的数据传输速率比SDRAM提高一倍
(4)、DDR2/DDR3
DDR2 SDRAM：DDR SDRAM的改进型，使用4bit预取机制，实现更高的传输速率
DDR3 SDRAM：使用8bit预取机制