这篇博客记录数字逻辑实验的实验过程，解析自己遇到的所有知识和细节。
触发器
JK触发器
logisim上JK触发器有label，我们可以清楚的看到

JK触发器左侧三个连接端，J K连接端还有时钟端；
右侧两个连接端，Q 非Q 连接端；
下方三个连接端，置1端，使能控制端，置0端。
logisim上使能控制端默认为1，比较方便。

真值表:
J K Q
0 0 不变
0 1 0
1 0 1
1 1 反转
记清楚真值表哦，后面要用的。

芯片
74LS00
简单来说就是四个与非门，电源和接地端暂时不需要制作。
引脚图

电路图

74LS08
和74LS00类似，简单来说就是四个与门
引脚图

原理图

74LS90
从这里开始比较难，74LS90(分频器)在我们的实验中用作十进制计数器，其本质是用JK触发器构成的一个二进制计数器和一个五进制计数器，我们通过外部连接(没错，就是QA和INPUT B)，可以把二进制计数器和五进制计数器连接在一起，构成一个十进制计数器，实际上也可以用作其他进制，资料可以自查。
引脚图

这张图看似复杂，我们将其分成两部分来看，从上到下四个JK触发器，我们不妨将其分别称为ABCD触发器。首先要声明的一点是，图中JK触发器连接端分布与logisim稍有不同，左侧J K CLOCK三个连接端，上侧为置一端，下侧置零端。不难看出A触发器并没有直接与其他三个触发器有直接联系，它就是我们的二进制计数器，且其仅被INPUT A控制，也就是说，下方BCD触发器构成一个五进制触发器，且其仅由INPUT B控制。
我们来分析五进制触发器，其必须表示0~4五个数字，也就是
000 001 010 011 100
当数字到达101时，必须跳转回000；
也正是这个原因，我们的BCD触发器之间连接的如此复杂。
当我们正常连接的时候，参考我们以前拼接的16进制计数器，当自己前面的触发器输出结果均为1，下一次+1时，自己的数位就会从0变成1，也就是发生反转，所以采用了用前面的J输出结果和与门来充当自己的J信号。五进制这里不同的是，在0~4这五个数字，触发器C的输出，当且仅当数字为4的时候为1，也就是如果我们把第三个触发器的输出连入第三个触发器的K，那么在数字0 ~ 3，K端恒为0，当且仅当数字为3时，J端为1，当数字+1，由JK触发器真值表得，J=1，K=0，Q置1，正确得到数字4，触发器BC得输出变为0。此时，触发器C的J端为0，输出为1，也就是K端为1，当数字+1时，自己的Q非信号0，传入到触发器B，使得触发器B置零，同时，因为自己的Q信号1传入K，使得自己的输出置0，完美清零。
当然，这个过程我们也可以通过与门来实现，多连几根线就可以了。

五进制计数器原理图(JK触发器版本)

六进制计数器原理图(与门控制版本)（五进制做成六进制 懒得改了·· 原理懂就行）

74LS90完整原理图

最后就是原理图中的R0和R9，分别表示把结果强制表示为0和9，很好理解。

74LS390
引脚图

其实就是两个74LS90拼接在一起
原理图

更改一下芯片外观

组件
半加器
全加器
CD4511
六十进制计数器